| 资料名称： | SJ/T10566-1994 SJ/T 10566-1994 可测性总线 第一部分：标准测试存取口与边界扫描结构 |
| 标准类别： |
| 语 言： | 简体中文 | ||
| 授权形式： | 免费下载 | ||
| 标准状态： | ◎ | ||
| 作废日期： | ◎ | ||
| 发布日期： | 1994-08-08◎ | ||
| 实施日期： | 1994-12-01◎ | ||
| 首发日期： | ◎ | ||
| 复审日期： | ◎ | ||
| 出版日期： | 1994-12-01◎ |
| 标准编号： | SJ/T 10566-1994 | |
| 标准名称： | 可测性总线 第一部分：标准测试存取口与边界扫描结构 | |
| 英文名称： | Testability bus -Part 1:Standard test access port and boundary scan architecture（仅供参考） | |
| 标准简介： | SJ/T 10566-1994 可测性总线 第一部分：标准测试存取口与边界扫描结构 电子行业标准(SJ) SJ/T10566-1994 本标准规定了数字集成电路和模拟/数字混合集成电路的数字部分用的测试存取口（TAP）与边界扫描结构。本标准规定的测试逻辑可包含在集成电路内，由一个边界扫描寄存器和若干其它块构成，并可通过测试存取口进行存龋本标准适用于在集成电路组装在一块印制电路板或其它基底上后测试集成电路间的互连性、测试集成电路本身和在这个器件正常工作期间观测或修改电路的动作。 压缩包解压密码：www.51zbz.com | |
| 推荐链接： | 载入中 | |
| 替代情况： | （仅供参考） | |
| 采标情况： | ANSI/IEEE 1149.1-90 NEQ（仅供参考） | |
| 发布部门： | 中华人民共和国电子工业部（仅供参考） | |
| 提出单位： | （仅供参考） | |
| 归口单位： | 电子工业部标准化研究所（仅供参考） | |
| 主管部门： | （仅供参考） | |
| 起草单位： | 天津大学、北京自动测试技术研究所（仅供参考） | |
| 起 草 人： | 刘家松、邓平（仅供参考） | |
| 出 版 社： | 电子技术标准化研究（仅供参考） |
|
| 页 数： | 89页（仅供参考） | |
| 书 号： | （仅供参考） | |
| 下载次数： | 3次 | |
| 下载地址： | 点此打开推荐最佳下载地址 | |